Ce projet développe un processeur DSP optimisé pour les opérations FIR/IIR/DCT. Le codage se fait en VHDL, et est destiné à être synthétisé par Altera Quartus II.
historique de la version
- Version initial posté sur 2004-11-24
Plusieurs correctifs et mises à jour - Version N/A posté sur 2004-11-24
Détails du programme
- Catégorie: Développement > Autres
- Éditeur: dsp-gatech.sf.net
- Licence: Gratuit
- Prix: N/A
- Version: Array
- Plate-forme: windows