Il s’agit d’un outil formel de vérification de l’équivalence développé @ IIT Guwahati qui peut être utilisé pour vérifier l’équivalence fonctionnelle entre les circuits (combinés et séquentiels) des formats BLIF, verilog et EDIF.
historique de la version
- Version equiitg_1.2%20beta posté sur 2009-07-02
Plusieurs correctifs et mises à jour - Version equiitg_1.2 beta posté sur 2009-07-02
Détails du programme
- Catégorie: Développement > Autres
- Éditeur: equiitg.sf.net
- Licence: Gratuit
- Prix: N/A
- Version: 1.2
- Plate-forme: windows