Logic Circuit Simulation in C++ 0.0.59

Licence: Gratuit ‎Taille du fichier: N/A
‎Note des utilisateurs: 5.0/5 - ‎2 ‎Votes

libLCS est une bibliothèque de description matérielle en C++ visant à être aussi puissant et facile que le Verilog HDL. Il prend actuellement en charge les portes logiques, flipflops, horloge, et facilite les retards, les affectations continues et le dumping à valeur variable dans les fichiers VCD.

historique de la version

  • Version libLCS-0.0.59 posté sur 2007-10-23
    Plusieurs correctifs et mises à jour
  • Version libLCS-0.0.59 posté sur 2007-10-23

Détails du programme