& logics est un simulateur de circuit logique avec un éditeur de schéma intégré et un navigateur waveform. Composants schématiques actuellement disponibles : Transistors: NMOS, PMOS Portes logiques : tampon, onduleur et, nand, ou, ni, exor, exnor, tampon à trois états et onduleur Tongs: Loquet D, bord déclenché D, tongs JK, monostable Multiplexeurs: 2 à 1, 4 à 1, 8 à 1. Demultiplexers: 1 à 2, 1 à 4, 1 à 8 Indicateurs: LED, sonde oscilloscope Affichages: décimal, hexadecimal Commutateurs : bouton de bascule, bouton d’appuyez sur Constantes : hautes et basses.
Caractéristiques de l’éditeur de schéma : sous-cercle personnalisé (boîte noire), menu contextur sensible, autorouter, 7 étapes défaire/refaire, étiquettes pour les connexions lointaines, agrandir automatiquement sur la sélection, clonage, rotation, verrouillé et déverrouillé déplacer, alignement vertical et horizontal, passer au centre.
Le simulateur de circuit numérique fonctionne avec trois niveaux logiques et trois valeurs d’impédance. Ils sont bas, indéfinis et élevés. Les fils peuvent en option afficher des niveaux logiques. La modélisation du niveau de commutation, la modélisation au niveau de la porte et la modélisation complexe au niveau de l’appareil peuvent être mélangées dans un circuit. Le simulateur détecte les erreurs de temps d’exécuter et met des messages d’erreur sur le schéma. Les erreurs détectées sont les suivante : Conditions temporaires de court-circuit. Lorsque les sorties connectées ont des niveaux différents ou non définis et ont une impedance faible ou indéfinie. Détection des pointes. Lorsqu’une entrée reçoit une impulsion plus courte que la valeur configurée. Configuration de tongs, attente, récupération, reprise des violations du temps. Les tongs peuvent entrer dans un état métastable dans ces cas.
Le navigateur waveform est un oscilloscope numérique virtuel. Les fonctionnalités actuelles sont : démarrer, arrêter le temps, définir la longueur du tampon, décalage horaire et zoom, affichage des états logiques bas, élevés et non définis.
Les versions 3.x contiennent l’extension HDL. Il est possible de décrire un circuit dans une boîte à l’aide d’un très petit sous-ensemble de Verilog. La démo de gates.s charge le module suivant à partir du fichier simple.v :
module smpl_circuit (A,B,AND,NAND,OR,NOR,XOR,XNOR,BUF,NOT); entrée A,B; sortie ET,NAND,OR,NOR,XOR,XNOR,BUF,NOT; et #10 g0 (AND,A,B); nand #10 g1 (NAND,A,B); ou #10 g2 (OR,A,B); ni #10 g3 (NOR,A,B); xor #10 g4 (XOR,A,B); xnor #10 g5 (XNOR,A,B); buf #10 g6 (BUF,A); pas #10 (NOT,A); endmodule (endmodule)
et le fichier test1.v :
circuit du module (A,B,C,y); entrée A,B; sortie y; fil e; et #30 g1 (p. ex.A,B); ou #30 g2 (y,e,C); endmodule (endmodule)
Il n’y a pas de détection d’erreur de temps d’exécution à l’intérieur des boîtes. Seule la première erreur de temps de compilation s’affiche.
Le programme est livré avec construit dans des circuits de démonstration. Ils vous aident à démarrer rapidement. Voir http://www.hexastyle.com/home/andlogics/first-3-steps pour plus de détails. Vous pouvez facilement simuler, analyser et modifier le fonctionnement et le calendrier des exemples. Construit en exemples : 74160, 74163 compteur synchrone 74180 contrôleur générateur de parité 74181 4 bits ALU 74147, 74148 encoder prioritaire modélisation de niveau transistor des portes CMOS Plus d’exemples par exemple adder binaire, compteur Johnson peut être téléchargé à partir d’ici: http://www.hexastyle.com/home/andlogics/download-examples
historique de la version
- Version 4.9 posté sur 2016-11-27
Ajout de 7 affichages de segment, résistance, moitié et adder complet dans une boîte avec démo., Problème fixe de simulation de transistor PMOS. - Version 4.5 posté sur 2016-09-10
Correction de la version appcompat décalage.,Il pourrait causer le gel de l’application..
Détails du programme
- Catégorie: Éducation > Outils d’enseignement et de formation
- Éditeur: Hexastyle
- Licence: Gratuit
- Prix: N/A
- Version: 4.9
- Plate-forme: android