Programme de compilateur qui vérifie la source Verilog pour les erreurs de conception courantes. Cet outil peut aider à commencer les programmeurs Verilog qui ne sont pas conscients des pièges de conception communs et les programmeurs Verilog avancés qui veulent vérifier les grands projets.
historique de la version
- Version 0.02 posté sur 2007-04-06
Plusieurs correctifs et mises à jour - Version 0.02 posté sur 2007-04-06
Détails du programme
- Catégorie: Applications graphiques > Autres
- Éditeur: vdcheck.sf.net
- Licence: Gratuit
- Prix: N/A
- Version: 0.02
- Plate-forme: windows