Programmes par smgenerator.sf.net

SmGen est un générateur de machine à état fini pour Verilog. Pas un outil d’entrée FSM cependant. L’entrée est comportementale verilog. SmGen génère un design basé sur synthesizabe FSM à partir de lui. Les limites d’horloge s